

# KOREAN PATENT ABSTRACT (KR) PUBLICATION

(11) Publication No.: 1998-073447

(43) Publication Date: 5 November 1998

(21) Application No.: 1997-008718

(22) Application Date: 14 March 1997

(51) Int. Cl.: G11C 7/00

(73) Applicant:

Kim, Kwang-ho, Samsung Electronics Co., Ltd. 416 Maetan-3-dong, Paldal-gu, Suwon-City, Kyunggi-do, Korea

(72) Inventor:

Lee, Jae-hyung

(54) Title of the Invention:

Input buffer of semiconductor memory device

### Abstract:

Provided is an input buffer of a semiconductor memory device including an inverter which is coupled to an input signal and inverts the input signal if a LVTTL signal is input, and a differential amplifier which is coupled to the input signal and the inverter and compares the input signal and a reference signal if a SSTL signal is input. The input buffer operates as the inverter for LVTTL interface, and operates as the differential amplifier for SSTL interface, thereby reducing stand-by current.

HAY 30 2002

10-7000-1/522

## (19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. CI. G11C 7/00		(11) 공개번호 (43) 공개일자	특1998-073447 1998년11월05일	51
(21) 출원번호	<b>与1997-008718</b>			
(22) 출원일자	1997년03월14일			
(71) 출원인	상성전자 주식회사, 김광호			
	대한민국			
	442-373			
	영기도 수원시 팔달구 매년동 416번지	i		
(72) 발명자	이재형			
	대한민국			
	463-500			
	경기도 성당시 분당구 구매동 222번지 무져게마음 건영이다트 1002평 603호			
(77) 심사청구	CC 또	<u> </u>		
(54) 출원명	반도체 메모리 장치의 입력 버퍼			_

#### 7.1

본 발명은 반도체 메모리 장치의 일력 배피에 관한 것으로, 입력 신호에 연결되어 EVTTL의 신호가 입력 신호로서 입력되면 성 기 입력 신호를 반전시키는 인배터, 및 장기 입력 신호와 장기 인배터에 연결되고 SSTL의 신호가 입력 신호로서 입력되면 인력 신호와 창조 전압을 비교하여 출력 신호를 출력하는 처음 증폭부를 구비함으로써, 인태페이스가 EVTTL일 경우는 인배터로 동작 되고 인태페이스가 SSTL일 돼는 지동 중폭기정으로 동작하며, IM라서 러기 전류되 강소된다.

#### . .

i

#### . . .

도 1은 본 발명에 다른 반도체 애교리 장치의 압력 배퍼의 회로도.

#### 선 열린 경우스로 어렸

riji (i. s. Sre. W

人姓氏斯里特人名英格兰人姓氏格兰的变体

본 발영은 반도체 메르리 장치에 관한 것으로서, 특히 입력 베페어 관한 것이다.

반도체 데모리 장치를 여용하는 시스템의 성능이 형상되기 위해서는 반도체 메모리 장치의 성능도 형상되어야 된다. 반도체 때 모리 장치의 성능을 형상시키기 위한 방법 중의 하나가 하여 퍼포인스(nigh performance)용 인터페이스 분칙이 저시되고 있다. 공기적 DRAM 장치의 경우, 클럽 주마추가 66.7[쩐]이하에서는 인터페이스로 보통 EVITE(Low Voltage Transistor Logic) 또는 EVCMOS(Low oltage CMOS)가 사용되고 있지만, 플릭 취태수가 100.[쩐]이상으로 형상되어 또한 인터페이스로 STE(Stub Series Transcoiver Logic)과 같은 서로운 인터페이스 구조가 제시되고 있답. 왜 나하면 EVIT도로써는 신호 중실도(해 agnity) 취임에서 100[쩐] 이상의 동작을 관족시키기 어렵게 되었다.

압력 버머는 반도체 상치의 외부에서 업력되는 신호의 견압 해발을 감지하여 반도체 장치의 내부에서 사용되는 전압 레빌로 변 현지혜택을 역할을 하는 수단이다. 일반적으로 반도체 메모리 장치에 사용되는 입력 배파는 TVTTL 인터페이스의 경우 LVT보 신호를 입력으로 받아서 CMCS 컨벨로 변환시계준다. 동기식 DRAM에 사용되는 입력 배퍼는 인터페이스에 상권없이 입력 배퍼 의 용작공 원활히 취행하기 위하여 암반석으로 자동 습복기형으로 관성된다. 그런데 차동 종복기형의 입력 배퍼는 꿈로 스토카 프로로 내가 상태에서 흐르는 대기 전류가 많이 흐른다.

군인 양역 터피가 어머려로 구성되면 삼기 대기 전류가 많이 흐른는 문제점통 여는 성도 해결할 수 있다.

기번에 언더네이스가 88기업 때문 천소 서역을 기취으로 ±2(( = 400[m/]의 전염이 입력 신축로서 인가되므로, 이 때문 인비비로 구성된 입력 버버는 사용될 수가 없다.

#### ragas est signar, agrada arm

따라서 본 발명이 이루고지하는 기술적 과제는 인터페이스가 LVTTL의 경우는 인버터로 동작되고, 인터페이스가 SSTL일 (너는 첫팅 충폭기형으로 동작되는 반도계 메모리 장치의 입력 반퇴를 제공하는데 있다.

#### and a first transfer of the second

성기 교체를 이루기 위하여 본 반병(건, 임력 신호에 연결되어 LVTTL의 신호가 입혹 신호로서 입력되면 상기 입복 신호를 반전 자키는 언버터, 및 상기 입력 신호와 상기 인배터에 연결되고 SSTL의 신호가 입력 신호로서 입력되면 입력 선호와 참조 선업물 비교하여 출력 신호를 출력하는 자동 중목부를 구변하는 것을 특징으로하는 반도체 메모리 상치의 입력 버피를 제공한다.

상기 본 발명의 입력 벼퍼에 의하면, 인터페이스가 LVTTL일 경우는 인배터로 동작되고, 인터페이스가 SSTL왕 때는 차통 중복 기병으로 동작한다.

여하, 실제예를 통하여 본 필명은 성세히 설명하기로 한다.

도 1은 본 발명에 배른 반도체 애모리 상치의 일력 버파의 코로모이다. 도 1에 도시된 일력 버퍼는 역터청부(11)와 차동 승독로( 51)로 구성된다.

장기 인배팅부(11)는 PMOS트랜지스터(13)와 NMOS플랜지스테(15)를 구비한다

PMCS트랜포스터(13)는 전원 전압(Voc)에 소오스가 연결되고, 입력 신호(PI)에 케이트가 연결되며, 처풍 종포부에 드레인이 역결되어있다. PMOS트랜저소터(13)는 입력 신호가 논리 로우(low) 레벨이면 환성화되어 전원 전압(Voc)을 성기 차동 중폭부(51) 에 인가하고, 입력 신호(IPI)가 논리 하이(high) 레벨이면 비활성화된다.

NMCS트렌지스터(15)는 처동 종꼭부(51)에 드레인이 연결되고, 입력 신호(IH)에 케이트가 연결되며, 점치된(GND)에 소오스타 연결되어있다. NMCS트렌지스터(15)는 입력 신호(IK)가 논리 하이 레벨이연 활성화되어 상기 처동 중꼭부(51)큼 인해이불(ans. bte)시키고, 입력 신호(IN)가 논리 로우 레벨이면 비활성화되어 상가 처동 중폭부(51)홈 디세이블(disabre)시킨다.

항기 차용 충목부(51)는 뚝 개의 PMOS트랜지스터뉼(53.55)과 두 개의 RMOS트랜지스터뉼(57.59)흶 구비한다

PMOS는랜지쇼래(53)는 PMOS트랜지스타의 도래인에 쇼오스카 연원되고, 케이트와 도레인킹 서로 취임된다.

면POS트렌지스터(55)는 PMOS트랜지스테(53)및 소유스템 케이트에 막각 소유스웹 케이트로 본염독은.

TUVOS로렌ટ스난(57)는 PMOS트렌지스타(53)와 도레인에 트레인이 연결되고, 참추 전약(VBFF)에 사이뜨기 연결되며, IMV다. 드렌지스타(15)의 노베인에 중요스가 연결되다.

TIMOS트랜지스터(59)는 PMOS북산치소터(55)의 프웨인에 트립인이 안출되고, 열현 신호(미)에 게이트가 연결되면 HMOS북산 지스탄(57)의 소요스에 소요스가 연결된다.

그리고 상기 처롱 충폭부(51)의 출력단에 인배터(71)과 연결되어 삼기 차동 중목부(51)의 출력을 반선시켜서 염력 터피의 출력 신호(OUT)를 발생시킨다.

도 1에 도서된 입력 비파의 등작을 설명하기로 한다.

먼저, LVTTL의 입력 신호(IN)가 인가될 경우에 대해서 설명하기로 한다. 양력 신호(IN)가 논리 하이 레벨이면 NMOS트렌지스터들(15,59)가 활성화되므로 인버턴(71)의 입력단은 근데 조우 러분이 되고 그로 인하여 출력 신호(OUT)는 논리 하이 레벨이 된다. 입력 신호(IN)가 노리 로우 러벤어면 MMOS트렌지스터들(15,59)은 비활성화되고, PVOS프렌지스터(13)가 활성화되므로 인 벤터의 입역된은 논리 하이 레벨이 되고, 그로 인하여 출력 신호(OUT)는 논리 로우 레벨이 된다. 따라서 일찍 처든 'VTT'의 등 역이 인과된 경우는 인버터로서 등적한다.

다음, SSTE의 입력 전호가 인명을 영우에 대해 석당하기로 한다. 독력 전호(PI)는 (VSET±0.21 V 1)의 천양 레벨리트도 10005 토렌지소터(15)의 PMOS트렌지스터(13)이 요두 현송(Lum on)권한, 그업한 성취 전양(VSET)에 역혹 선호(UI)는 서로 토피된다. 참장 전염(VSET)에 움으면 BMOS트렌지스터(57)와 PMOS프렌지스터들(53,55)가 홍성회되다. 그런 인하여 출력 신호(OU)는 논리 문의 메벨이 된다. 만을 양력 전호(PI)가 경조 전력(VSET)로마 높으면 HMOS트렌지스터(50)가 활성회되므로 출작 신호(OUT)는 논리 바이 래켈이 된다. 대리제 SSTL과 임략 전투가 임략 바라이 인가되던 임력 버려는 제목 중복기로 중작한다.

'본 반양은 장기 실시에에 현점되지 않으며, 남은 변경이 꼭 방향의 기술적 시성 남에서 당 분야에서 통상의 시식을 내전 처네 그 '삼의 기능형은 영백하다. 성출한 바와 같이 본 발명에 따르면, 인터페이즈가 LVTTL일 경우는 인버타로 동작되고, 인터페이스가 SSTL일 때는 차둥 종목 기형으로 동작한다. 따라서 대기 전류도 감소된다.

#### 50% 医闭头悬柱

#### 청구항 1.

압력 신호에 연결되어 EVTTL의 신호가 압력 신호로서 입력되면 상기 압력 신호를 반전시키는 인버터: 및

상기 입력 산호와 상기 안버터에 연결되고 SSTE의 산호가 얻력 신호로서 입력되면 입력 신호와 참조 존압을 비교하여 출력 산호를 출력하는 차동 증폭부를 구비하는 것을 특징으로하는 반도체 메모리 장치의 입력 바라.

#### 7.11

#### 1101

